AND回路とは、入力すべてが真のときに限り真を出力する論理回路。ANDゲートとも。
論理積の回路である。入力すべてが真のときに限り、真を出力する。入力のいずれかが偽のときに、偽を出力する。 NOT回路・OR回路とともに基本回路であり、この3つで他の論理回路を構成できる。
